



<p>(51) 国際特許分類7 G09G 3/32</p>	<p>A1</p>	<p>(11) 国際公開番号 WO00/57397</p> <p>(43) 国際公開日 2000年9月28日(28.09.00)</p>
<p>(21) 国際出願番号 PCT/JP00/01832</p> <p>(22) 国際出願日 2000年3月24日(24.03.00)</p> <p>(30) 優先権データ 特願平11/79663 1999年3月24日(24.03.99) JP 特願平11/88234 1999年3月30日(30.03.99) JP</p> <p>(71) 出願人 (米国を除くすべての指定国について) アビックス株式会社(AVIX INC.)[JP/JP] 〒236-0004 神奈川県横浜市金沢区福浦1丁目1番地1 Kanagawa, (JP)</p> <p>(72) 発明者 ; および (75) 発明者 / 出願人 (米国についてのみ) 時本豊太郎(TOKIMOTO, Toyotaro)[JP/JP] 〒236-0031 神奈川県横浜市金沢区六浦200-30 Kanagawa, (JP) 大石昌利(OHISHI, Masatoshi)[JP/JP] 〒236-0044 神奈川県横浜市金沢区高舟台1丁目6番地11 Kanagawa, (JP)</p> <p>(74) 代理人 一色健輔, 外(ISSHIKI, Kensuke et al.) 〒105-0004 東京都港区新橋2丁目12番7号 労金新橋ビル3階 Tokyo, (JP)</p>		<p>(81) 指定国 AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CR, CU, CZ, DE, DK, DM, DZ, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZW, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OAPI特許 (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), ARIPO特許 (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), ユーラシア特許 (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)</p> <p>添付公開書類 国際調査報告書</p>
<p>(54) Title: FULLCOLOR LED DISPLAY SYSTEM</p> <p>(54) 発明の名称 フルカラーLEDディスプレイシステム</p> <p>(57) Abstract A gradation control circuit of a fullcolor LED display, wherein a high-speed pulse train the pulse intervals of which gradually increase in a constant period is read out of a waveform memory (40) so as to subject gradation data A on each color to inverse gamma correction, the high-speed pulse train is counted by a counter (41), the count B outputted from the counter (41) is compared with the gradation data A on each color by comparators (51, 52, 53), and drive pulses, if $A \geq B$, are generated to turn on constant-current drivers (21, 22, 23).</p> <p>42...CLOCK GENERATOR 43...ADDRESS COUNTER 40...WAVEFORM MEMORY a...HIGH-SPEED PULSE TRAIN 41...COUNTER b...SHIFT IN (FROM PRECEDING STAGE) c...SHIFT CLOCK d...SHIFT OUT (TO SUCCEEDING STAGE) e...LATCH SIGNAL 30...SHIFT REGISTER FOR DATA TRANSFER 33...REGISTER 32...REGISTER 31...REGISTER f...BLUE DATA g... (8 BITS) h...GREEN DATA i...RED DATA 41...COUNTER 53...COMPARATOR 52...COMPARATOR 51...COMPARATOR j...8-BIT COUNT 23...CONSTANT-CURRENT DRIVER k...DRIVE PULSE 22...CONSTANT-CURRENT DRIVER 21...CONSTANT-CURRENT DRIVER 10... (PIXEL LAMP)</p>		

(57)要約

フルカラーLEDディスプレイの階調制御回路において、各色の階調データAを逆ガンマ補正するために、一定周期内においてパルス間隔が徐々に大きくなる高速パルス列を波形メモリ(40)から読み出し、前記高速パルス列をカウンタ(41)により計数し、前記カウンタ(41)から出力される計数値Bと前記各色の階調データAとをコンパレータ(51, 52, 53)により比較し、 $A \geq B$ のときに定電流ドライバ(21, 22, 23)をオンにする駆動パルスを発生する。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

AE アラブ首長国連邦	DM ドミニカ	KZ カザフスタン	RU ロシア
AG アンティグア・バーブーダ	DZ アルジェリア	LC セントルシア	SD スーダン
AL アルバニア	EE エストニア	LI リヒテンシュタイン	SE スウェーデン
AM アルメニア	ES スペイン	LK スリ・ランカ	SG シンガポール
AT オーストリア	FI フィンランド	LR リベリア	SI スロヴェニア
AU オーストラリア	FR フランス	LS レソト	SK スロヴァキア
AZ アゼルバイジャン	GA ガボン	LT リトアニア	SL シェラ・レオネ
BA ボスニア・ヘルツェゴビナ	GB 英国	LU ルクセンブルグ	SN セネガル
BB バルバドス	GD グレナダ	LV ラトヴィア	SZ スワジランド
BE ベルギー	GE グルジア	MA モロッコ	TD チャード
BF ブルキナ・ファソ	GH ガーナ	MC モナコ	TG トーゴ
BG ブルガリア	GM ガンビア	MD モルドヴァ	TJ タジキスタン
BJ ベナン	GN ギニア	MG マダガスカル	TM トルクメニスタン
BR ブラジル	GR ギリシャ	MK マケドニア旧ユーゴスラヴィア	TR トルコ
BY ベラルーシ	GW ギニア・ビサウ	共和国	TT トリニダッド・トバゴ
CA カナダ	HR クロアチア	ML マリ	TZ タンザニア
CF 中央アフリカ	HU ハンガリー	MN モンゴル	UA ウクライナ
CG コンゴ	ID インドネシア	MR モーリタニア	UG ウガンダ
CH スイス	IE アイルランド	MW マラウイ	US 米国
CI コートジボアール	IL イスラエル	MX メキシコ	UZ ウズベキスタン
CM カメルーン	IN インド	MZ モザンビーク	VN ヴェトナム
CN 中国	IS アイスランド	NE ニジェール	YU ユーゴスラヴィア
CR コスタ・リカ	IT イタリア	NL オランダ	ZA 南アフリカ共和国
CU キューバ	JP 日本	NO ノールウェー	ZW ジンバブエ
CY キプロス	KE ケニア	NZ ニュー・ジーランド	
CZ チェコ	KG キルギスタン	PL ポーランド	
DE ドイツ	KP 北朝鮮	PT ポルトガル	
DK デンマーク	KR 韓国	RO ルーマニア	

明 細 書

フルカラーLEDディスプレイシステム

【技術分野】

この発明は、たとえばRGB（赤と緑と青）の3原色のLEDランプを組み合わせて階調豊富な多色画像を表示するフルカラーLEDディスプレイシステムに関し、とくに、各色の階調データに基づいてパルス幅変調された駆動パルスによりLEDランプを点灯駆動するパルス幅変調方式のシステムに関する。

【背景技術】

===フルカラーLEDディスプレイシステムの基本構成===

高輝度の青色LED（発光ダイオード）が開発されたことにより、RGB3原色を組み合わせたフルカラーLEDディスプレイシステムが普及し始めている。典型的な装置仕様について例示する。表示画面は高さ2.4メートルで幅3.4メートルと大型であり、この画面には縦480ライン・横128ドット分の合計61440個の画素ランプが配列されている。各画素ランプはRGB3原色の各LEDを密集させたLED多色集合ランプである。1個の画素を駆動する画素データはRGB各8ビットの合計24ビットのデータからなり、RGB各色の表示階調は256階調であり、1677万7216色のフルカラー表現が可能である。

この種のフルカラーLEDディスプレイシステムでは、一般のテレビ放送システムやVTRで使われているNTSC映像信号を映像ソースとして利用できる。表示制御装置に入力されたNTSC映像信号がA/D変換され、RGB各8ビットの合計24ビットのデジタル信号に変換されて処理される。61440個の画素ランプに対応した（61440×24）ビットの1画面分の画像データがフレームメモリにバッファリングされ、このフレームメモリから各画素ランプの駆動回路に1画素分24ビットの画素データがそれぞれ分配され、駆動回路のレジスタにラッチされる。

画素ランプ駆動回路では、レジスタにラッチされた8ビットの赤色データに対応した階調で赤色LEDを発光駆動し、同様に8ビットの緑色データに対応した階調で緑色LEDを発光駆動し、同様に8ビットの青色データに対応した階調で青色LEDを発光駆動する。

===パルス幅変調方式の階調制御===

この階調制御は、一般的に、周知のパルス幅変調方式により行われる。十分に高い一定周波数のクロックパルスを連続的に発生させ、このクロックパルス

により(2の8乗)=256進カウンタをインクリメントし、カウンタの8ビット計数値をオール“0”からオール“1”まで一定周期 T_s で繰り返し変化させる。この8ビット計数値と、駆動回路のレジスタにラッチされた8ビット階調データとをデジタルコンパレータで大小比較することで、8ビット階調データに対応したパルス幅 T_w で周期が前記 T_s の駆動パルスが前記コンパレータから出力される。画素ランプ駆動回路は、この駆動パルスのパルス幅 T_w の期間だけLEDに一定の電流を流して発光させる。このパルス点灯を周期 T_s で繰り返す。

つまり、周期 T_s の駆動パルスのパルス幅 T_w が8ビット階調データの2進数値に比例して決定され、周期 T_s 中の時間 T_w だけLEDが一定電流でパルス点灯されることで、8ビット階調データに対応した表示輝度が得られる。

===テレビ信号のガンマ補正===

現在でもテレビ画像表示装置はCRT受像機が主流である。CRT受像機のRGB3色蛍光体は、入力した映像信号の電圧に比例して発光しないため、入力信号と光出力との関係は非直線性をもっている。周知のように、この特性をガンマと呼んでいる。CRTの非直線性(ガンマ)を各受像機で補正すると受像機が複雑高価になるので、現在のテレビ方式では送像側でガンマ補正した信号を放送している。実際のガンマ値は測定条件や測定法によってかなり異なった値になる。NTSC方式では、画像表示装置のガンマ値を2.2と想定してガンマ補正を行っている。

ところがLEDディスプレイシステムの入力信号と光出力との関係はほぼ直線的であり、CRT受像機のガンマのような非直線性はない。まったく非直線性がないわけではないが、CRTのガンマとは大きく異なる特性である。

ガンマ補正されているNTSC映像信号をLEDディスプレイシステムの映像ソースとする場合、高品質な画像表示を実現しようとするならば、なんらかの手段により逆ガンマ補正を行ってほぼ直線的なLEDの特性に合わせた階調制御を行う必要がある。

===非線形なパルス幅変調による階調制御===

1995年発行の公開特許公報(特開平7-306659号)には、マルチカラーのLEDディスプレイユニットについて、つぎのような技術事項が開示されている。

① RGB3原色の多数のLEDが整然と配列されてLEDディスプレイユニット(スクリーン)が形成され、各LEDを点滅して発光色と明るさを調整するためのLED点灯回路がこのユニットに実装されている。

② 前記LED点灯回路は、入力される階調データに相当する駆動パルスを出力するパルス幅変調回路と、このパルス幅変調回路からの駆動パルスでLED

を点灯するLED駆動回路とを備える。

③ 前記パルス幅変調回路は、時間と計数値の関係が非線形な動作をする非線形カウンタと、この非線形カウンタの計数値とバッファメモリに記憶された階調データとを大小比較することで前記駆動パルスを発生するデジタルコンパレータとを備える。

④ 前記非線形カウンタは、周期の異なる16種類のカウンタパルスを発生するパルスジェネレータと、この16種類のカウンタパルスの中から1種類を選択する選択回路と、この回路で選択されたカウンタパルスをカウントするバイナリーカウンタと、このバイナリーカウンタの上位4ビットから前記16種類のカウンタパルスを選択する選択信号を発生するためのデコード回路とを備える。

⑤ 前記バイナリーカウンタの計数値が小さいときは、前記デコード回路からの選択信号により前記選択回路は周期の小さい前記カウンタパルスを選択しており、従ってバイナリーカウンタの計数値は高速で増加する。バイナリーカウンタの計数値が大きくなると、前記デコード回路からの選択信号が変化して前記選択回路は周期の大きい前記カウンタパルスを選択することになり、従ってバイナリーカウンタの計数値は低速で増加する。

⑥ このLEDディスプレイユニットに対してディスプレイコントローラなどの外部装置から階調データが順次送り込まれ、メモリに一時記憶される。このメモリに記憶された階調データが前記バッファメモリを介して前記デジタルコンパレータに入力される。このデジタルコンパレータから出力される駆動パルスのパルス幅 T_w は、前記階調データに対して非線形に変調され、階調データの小さい領域ではパルス幅 T_w の変化率が小さく、階調データが大きくなるにつれてパルス幅 T_w の変化率が大きくなる。

以上説明した従来のマルチカラーのLEDディスプレイユニットにおいては、非線形なパルス幅変調による階調制御を採用することで、ガンマ補正されているNTSC映像信号を映像ソースとする場合に、ほぼ直線的なLEDの特性に合わせて、折れ線グラフ的に近似した逆ガンマ補正を行い、より高品質な画像表示を行うことができる。

しかしこの公知技術では、折れ線グラフ的に近似した逆ガンマ補正を行うことになるので、簡単な回路構成で高精度な逆ガンマ補正を行うことは困難であり、十分に満足できる優れた画像品質を実現することは困難である。また、非線形なパルス幅変調による階調制御を行うための回路構成をLEDディスプレイユニットに実装しているので、とくに大画面のLEDディスプレイ装置の実施形態に合わせて考えるときに、つぎのような構成上の問題点を有していた。

都会の繁華街ではビルの壁面に設置された大画面のフルカラーLEDディスプレイ

プレイが多く見られる。このようなシステムでは、ビル壁面などに設置されたスクリーンモジュールと、ビルの室内に配備されたデータ送出モジュールとがデータ伝送ケーブルで結合された構成が採用される。スクリーンモジュールは、前記公知文献のLEDディスプレイユニットを必要な数だけ連結したものに相当する。データ送出モジュールは、前記公知文献でディスプレイコントローラなどの外部装置と表現されているものに相当する。

前記のようなフルカラーLEDディスプレイシステムにおいて、表示しようとする画像データの階調表現特性（テレビ信号のガンマ補正特性もその1つである）に応じて表示階調の制御特性を適切に可変制御したり、スクリーンに太陽光があたっている昼間とそうでない夜間とで表示階調の制御特性を適切に可変制御するなど、いろいろな要素で表示階調制御特性を最適化することで画像品質の向上を図ることが望ましい。

前記の機能を実現するには、スクリーンモジュールに画像データを与えるデータ送出モジュール（ディスプレイ制御用のコンピュータ）から表示階調制御特性の最適化情報を送り込むことになる。前記公知技術においては、前記LEDディスプレイユニット（スクリーンモジュールの構成要素）に実装された前記非線形カウンタの特性を前記ディスプレイコントローラ（データ送出モジュール）から供給する信号によって逐次変更することになる。

このような回路システムを実現することは可能である。しかし、前記スクリーンモジュールを構成する多数の前記LEDディスプレイユニットにおける前記非線形カウンタのどの部分に前記データ送出モジュールからどのような信号を与えてその特性をどのように可変制御するのかといった事項は、前記公知文献に開示された発明の主題とはなっていない。

前記公知文献においては、前記非線形カウンタの構成要素である前記パルスジェネレータ（16種類のカウンtpalsを発生する）をプログラムカウンタとし、外部からその設定値（16種類のカウンtpalsの各周期を決める値）を最適化することも可能である旨が記載されている。この記載からは、前記スクリーンモジュールを構成している多数の前記LEDディスプレイユニットにおける前記非線形カウンタ中の前記パルスジェネレータの設定値を、前記スクリーンモジュールとデータ伝送ケーブルで結合されている前記データ送出モジュールからの信号によって変更する制御システムを発想することができる。しかし、この場合の制御システムは多数の信号伝送線を必要とする複雑で高価な回路構成になってしまう。そのような複雑で高価な回路構成を採用しても、前述した折れ線グラフ的な特性の階調制御しか行えないし、その折れ線グラフの各線分の傾きを変更するというきわめて限定的な特性変更しか行えない。

前記とは別の制御システムを考えてみる。前記公知技術において、たとえば、

前記非線形カウンタの構成要素である前記パルスジェネレータを前記データ送出モジュールの側に実装し、そのパルスジェネレータから出力される16種類の前記カウントパルスをデータ伝送ケーブルで前記スクリーンモジュールに転送して前記非線形カウンタにおける前記選択回路に入力するシステム構成が考えられる。そして、前記非線形カウンタの特性を変えるために、前記データ送出モジュールのコンピュータにより前記パルスジェネレータの特性を可変設定し、16種類の前記カウントパルスの周期を適切に変更する。しかしながら、この制御システムも前記と同様に複雑で高価な回路構成になってしまう。そのような複雑で高価な回路構成を採用しても、前述した折れ線グラフ的な特性の階調制御しか行えないし、その折れ線グラフの各線分の傾きを変更するというきわめて限定的な特性変更しか行えない。

【発明の開示】

この発明の目的は、スクリーンモジュールとデータ送出モジュールとでシステム構成されるフルカラーLEDディスプレイシステムにおいて、映像ソースとなるNTSC映像信号などの階調表現特性に合せて、その特性を適切に補正してLEDの特性に適合させることが簡単な回路系で容易に行え、高品質のフルカラー画像表示を行えるようにしたシステム構成を提供することにある。

===第1の発明===

第1の発明に係るフルカラーLEDディスプレイシステムは、つぎの事項(11)～(17)により特定される。

(11) 多数の第1色LED・第2色LED・第3色LEDが整然と配列されたスクリーンに多色画像を表示するためのスクリーンモジュールと、このスクリーンモジュールに表示しようとする画像データと制御信号を与えるデータ送出モジュールとからなる。

(12) 前記スクリーンモジュールと前記データ送出モジュールとがデータ伝送手段により結合されている。

(13) 前記画像データはスクリーン上の各画素の各色ごとの階調データの集合であり、前記スクリーンモジュールにはスクリーン上の各画素ごとに前記各LEDをパルス点灯させるための第1色階調制御回路・第2色階調制御回路・第3色階調制御回路が実装されている。

(14) 各色の前記階調制御回路は、前記データ送出モジュールから与えられる高速パルス列をカウントする(2のn乗)進カウンタと、前記データ送出モジュールから与えられる階調データをラッチするレジスタと、前記(2のn乗)進カウンタからのnビット計数値と前記レジスタにラッチされた前記階調データとを大小比較するデジタルコンパレータと、このデジタルコンパレータの2

値出力により前記LEDへの通電をオンオフする定電流ドライバとを含んでいる。

(15) 前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データを一時記憶するためのフレームメモリと、このフレームメモリから前記画像データを読み出して所定の画素順に所定のデータ転送クロックとともに前記データ伝送手段に出力する画像データ転送制御手段と、前記第1色階調制御回路・第2色階調制御回路・第3色階調制御回路のそれぞれに与えるべき高速パルス列を発生する第1色高速パルス列発生手段・第2色高速パルス列発生手段・第3色高速パルス列発生手段と、これら第1色・第2色・第3色用の各高速パルス列を前記データ伝送手段に出力する高速パルス列出力手段とを含んでいる。

(16) 前記データ伝送手段および前記スクリーンモジュールは、前記データ送出モジュールから出力された各画素の各色ごとの階調データをそれぞれ該当する画素の該当する色用の前記階調制御回路における前記レジスタにラッチするデータ転送制御系と、前記データ送出モジュールから出力された前記第1色高速パルス列・第2色高速パルス列・第3色高速パルス列を該当する色の前記階調制御回路における前記(2のn乗)進カウンタの計数入力として印加する信号伝送系とを含んでいる。

(17) 各色の前記高速パルス列発生手段は、設定された変化特性に従って時間とともにパルス間隔が変化する(2のn乗)以下のこれに近い個数の高速パルス列を一定周期で繰り返し発生させる。

===第2の発明===

第2の発明に係るフルカラーLEDディスプレイシステムは、第1の発明において、前記データ送出モジュールは第1色・第2色・第3色の処理系に共用される1系統の高速パルス列発生手段を備えているとともに、前記データ伝送手段および前記スクリーンモジュールは前記データ送出モジュールから出力された1系統の前記高速パルス列を各色の前記階調制御回路における前記(2のn乗)進カウンタの計数入力として印加する信号伝送系を備えたことを特徴とする。

===第3の発明===

第3の発明に係るフルカラーLEDディスプレイシステムは、つぎの事項(21)～(28)により特定される。

(21) 多数の第1色LED・第2色LED・第3色LEDが整然と配列されたスクリーンに多色画像を表示するためのスクリーンモジュールと、このスクリーンモジュールに表示しようとする画像データと制御信号を与えるデータ送出モジュールとからなる。

(22) 前記スクリーンモジュールと前記データ送出モジュールとがデータ伝送手段により結合されている。

(23) 前記スクリーン上の近接した第1色LED・第2色LED・第3色LEDにより1つの画素が形成され、前記スクリーンモジュールにおいては同一画素を形成している第1色LED・第2色LED・第3色LEDをバルス点灯させるための1つの階調制御回路と、同一画素を形成している第1色LED・第2色LED・第3色LEDを選択する色セレクト回路とが実装されている。

(24) 前記画像データはスクリーン上の各画素の各色ごとの階調データの集合であり、その画像データに従って前記LEDを発光駆動する1周期は、第1色LEDを第1色階調データに従って発光駆動する第1色駆動期間と、第2色LEDを第2色階調データに従って発光駆動する第2色駆動期間と、第3色LEDを第3色階調データに従って発光駆動する第3色駆動期間とに3分割される。第1色駆動期間と第2色駆動期間と第3色駆動期間の分割時間間隔は、人間の視覚が3色別に時間をずらして発光していることを認識できない程度に短時間に設定されている。

(25) 前記階調制御回路は、前記データ送出モジュールから与えられる高速バルス列をカウントする(2のn乗)進カウンタと、前記データ送出モジュールから与えられる階調データをラッチするレジスタと、前記(2のn乗)進カウンタからのnビット計数値と前記レジスタにラッチされた前記階調データとを大小比較するデジタルコンパレータと、このデジタルコンパレータの2値出力により前記LEDへの通電をオンオフする定電流ドライバとを含んでいる。この定電流ドライバに対して同一画素の第1色LED・第2色LED・第3色LEDが前記色セレクト回路を介して並列接続されている。

(26) 前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データを一時記憶するためのフレームメモリと、このフレームメモリから前記画像データを読み出して所定の順番で所定のデータ転送クロックとともに前記データ伝送手段に出力する画像データ転送制御手段と、前記階調制御回路に与えるべき高速バルス列を発生する高速バルス列発生手段と、前記高速バルス列とを前記データ伝送手段に出力する手段とを含んでいる。

(27) 前記高速バルス列発生手段は、前記第1色駆動期間・前記第2色駆動期間・第3色駆動期間のそれぞれにおいて、色別に設定された変化特性に従って時間とともにバルス間隔が変化する(2のn乗)以下のこれに近い個数の高速バルス列を一定周期で順番に発生し、それを繰り返す。

(28) 前記データ送出モジュールは前記データ伝送手段を介して前記スクリーンモジュールに所要のデータを与えることで、前記フレームメモリの画像データ中から各画素の第1色階調データを抽出して各画素の階調制御回路に分配し

て各画素の第1色LEDを一斉に所定時間だけ駆動する第1色駆動プロセスと、前記フレームメモリの画像データ中から各画素の第2色階調データを抽出して各画素の階調制御回路に分配して各画素の第2色LEDを一斉に所定時間だけ駆動する第2色駆動プロセスと、前記フレームメモリの画像データ中から各画素の第3色階調データを抽出して各画素の階調制御回路に分配して各画素の第3色LEDを一斉に所定時間だけ駆動する第3色駆動プロセスとを実行する。

===第4の発明===

第4の発明に係るフルカラーLEDディスプレイシステムは、第1発明、第2発明、第3発明のいずれかにおいて、前記データ送出モジュールにおける前記高速パルス列発生手段は、前記高速パルス列を静的な2値波形パターンとして表現したデジタルデータを格納した波形メモリと、この波形メモリを所定の速度と順番でリードアクセスして前記2値波形パターンのデジタルデータを直列出力することで、設定された変化特性に従って時間とともにパルス間隔が変化する(2の n 乗)以下のこれに近い個数の高速パルス列を一定周期で繰り返し発生させるメモリデータ読み出し手段とからなることを特徴とする。

===第5の発明===

第5の発明に係るフルカラーLEDディスプレイシステムは、第4発明において、前記データ送出モジュールは、前記波形メモリのデータを書き換えることで前記高速パルス列の変化特性を変更する特性変更手段を備えたことを特徴とする。

===第6の発明===

第6の発明に係るフルカラーLEDディスプレイシステムは、第1発明、第2発明、第3発明のいずれかにおいて、前記データ送出モジュールにおける前記高速パルス列発生手段は、あるパルス P_i を出力してからつぎのパルス P_{i+1} を出力するまでの時間が i の関数として表現されたプログラムに基づいて、その関数演算を高速実行することで前記高速パルス列を一定周期で繰り返し発生させる関数演算手段からなることを特徴とする。

===第7の発明===

第7の発明に係るフルカラーLEDディスプレイシステムは、第6発明において、前記データ送出モジュールは、前記関数演算手段にプログラムされた前記関数を変更することで前記高速パルス列の変化特性を変更する特性変更手段を備えたことを特徴とする。

===第8の発明===

第8の発明に係るフルカラーLEDディスプレイシステムは、第5発明または第7発明において、前記データ送出モジュールは、前記高速パルス列の変化特性を規定する複数の特性情報がプリセットされており、前記特性変更手段は

それらプリセットされた特性情報を選択的に採用することを特性切替手段を含んでいることを特徴とする。

===第9の発明===

第9の発明に係るフルカラーLEDディスプレイシステムは、第5発明または第7発明において、前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データの階調表現特性を適宜なアルゴリズムで分析する手段と、その分析結果に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

===第10の発明===

第10の発明に係るフルカラーLEDディスプレイシステムは、第5発明または第7発明において、前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データに付帯している所定の制御情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

===第11の発明===

第11の発明に係るフルカラーLEDディスプレイシステムは、第5発明または第7発明において、前記データ送出モジュールは、前記スクリーンモジュールが晒されている光線状態に関連した情報を取得し、その情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

===第12の発明===

第12の発明に係るフルカラーLEDディスプレイシステムは、第5発明または第7発明において、前記データ送出モジュールは、季節や時間や天候などに関連した情報を取得し、その情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

===第13の発明===

第13の発明に係るフルカラーLEDディスプレイシステムは、第1発明、第2発明、第3発明のいずれかにおいて、前記スクリーン上で近接配置された複数の画素の同一色の前記LEDグループについて、それら各LEDの前記階調制御回路のグループが1つの集積回路に集約されており、かつ、この階調制御回路グループ内においては1つの前記(2のn乗)進カウンタが各階調制御回路に共用されていることを特徴とする。

【図面の簡単な説明】

図1はこの発明の一実施例における1つの画素ランプとその周辺回路の構成図である。

図2は同上1つの画素ランプにおけるRGBの各LEDの配置例を示す図である。

図3はこの発明の一実施例における画像データの分配転送系の概略構成図である。

図4はこの発明の一実施例における高速パルス列のパルス間隔特性のグラフである。

図5は同上高速パルス列の計数値の時間的变化特性のグラフである。

図6同上高速パルス列に基づく階調データと駆動パルス幅の関数特性のグラフである。

図7はこの発明の他の実施例における1つの画素ランプとその周辺回路の構成図である。

図8は図7の実施例における画素ランプ駆動方式を示すタイミングチャートである。

【発明を実施する最良の形態】

この発明のフルカラーLEDディスプレイシステムの実施例として、従来の技術で例示したのと同様に縦480ライン・横128ドットの画素構成のスクリーンモジュールについて説明する。合計61440個の各画素ランプはRGBの3原色のLEDを密集させたLED多色集合ランプである。1個の画素ランプを駆動する画素データはRGB各8ビットの合計24ビットのデータからなり、1677万7216色のフルカラー表現が可能である。1画面分の画像データは(61440×24)ビットのデータである。画像データのソースはNTSC映像信号であり、アナログ映像信号をRGB各色ごとに8ビットでA/D変換してデジタル画像データとし、図3に示すデータ送出モジュール1のフレームメモリ2に記録する。

====画素ランプとデータ分配====

図1と図2に1つの画素ランプに関わる構成を示している。1個の画素ランプ10は、6個の赤色LED11と、3個の緑色LED12と、3個の青色LED13とを密集・混在させたものである。図2は1つの画素ランプ10に含まれる12個のLEDの配置例を示している。◎

図1に示すように、赤色LED11は電源Vccと定電流ドライバ21間に直列接続され、緑色LED12は電源Vccと定電流ドライバ22間に直列接続され、青色LED13は電源Vccと定電流ドライバ23間に直列接続されている。データ送出モジュールは、フレームメモリに準備された1画面分の画像データを61440個の画素ランプ駆動回路(前述の階調制御回路に相当する)に高速で分配転送する。そのデータ転送には図1におけるシフトレジスタ

30が利用される。

データ送出モジュール1は、フレームメモリ2に用意された1画面分の画像データを8ビット単位で所定の順番で高速に直列出力し、データ分配回路3に送り込む。データ分配回路3は、1画面分の画像データを表示画面を構成している480の各ラインの画素ランプ集合に該当する画像データを分配する。1ラインのランプ集合は128個の画素ランプ10からなる。その128個の画素ランプの駆動回路におけるデータ転送用シフトレジスタ30が直列接続され、8ビット×3段×128個のシフトレジスタによるデータ転送ラインが構成されている。

このデータ転送ラインに128個の各画素ランプ10に対応する画素データ（それぞれ8ビットの赤色・緑色・青色の階調データ）が詰め込まれた段階で、データ送出モジュール1から各画素ランプ駆動回路におけるレジスタ31・32・33にラッチ信号が印加され、データ転送用シフトレジスタ30に揃った各8ビットの赤色データ・緑色データ・青色データがそれぞれレジスタ31・32・33にラッチされる。

===画素ランプの駆動制御===

レジスタ31・32・33にラッチされた各8ビットの赤色データ・緑色データ・青色データが、画素ランプ10の赤色LED11・緑色LED12・青色LED13を発光駆動する駆動パルスのパルス幅を決定するデータとなる。RGB3色の制御系はまったく同じ仕組みで動作するので、以下では赤色の制御系を代表して説明する。

レジスタ31にラッチされた8ビット階調データAと、カウンタ41からの8ビット計数値Bとがデジタルコンパレータ51で大小比較され、コンパレータ51の出力は $A \geq B$ のときオンとなる。このコンパレータ51の出力が定電流ドライバ21に対する駆動パルスとなり、これのオン期間に定電流ドライバ21の出力トランジスタがオンして赤色LED11の直列回路に一定の電流が流れ、LEDが発光する。

カウンタ41は256進カウンタであり、その8ビット計数値Bはオール“0”からオール“1”まで一定周期Tsで繰り返し変化する。したがってコンパレータ51から出力される駆動パルスの周期はTsである。駆動パルスのパルス幅Twはレジスタ31にラッチされた赤色データの2進数値に対応して以下のように決まる。なお、駆動パルスの望ましい周波数（ $1/Ts$ ）は数KHzほどである。

===高速パルス列===

256進カウンタ41を動作させる計数入力波形メモリ40から出力される高速パルス列である。波形メモリ40には、設定された変化特性に従って時

間とともにパルス間隔が変化する256個のパルス列を静的な2値波形パターンとして表現したデジタルデータが記憶されている。そして、クロック発生器42からのクロックで歩進されるアドレスカウンタ43により波形メモリ40のアドレス空間が繰り返し走査されることで、設定された変化特性に従って時間とともにパルス間隔が変化する256個の高速パルス列が波形メモリ40から前述の周期 T_s で繰り返し出力される。

高速パルス列のパルス間隔はつぎのように設定されている。周期 T_s で波形メモリ40から順番に出力される256個のパルス列のパターンにおいて、その列の先頭から末尾に向かってパルス間隔が徐々に大きくなるように設定されている。この特性を図4にグラフ化して示している。換言すると、高速パルス列の周期 T_s の前の方ではパルス発生頻度が高く、後の方になるとパルス発生頻度が少しずつ低下するのである。

以上のような特性の高速パルス列が256進カウンタ41の計数入力となるので、カウンタ41の8ビット計数値 B の時間に対する変化特性は図5のように、周期 T_s の前の方では増加率が大きく、周期 T_s の後の方になるにつれて増加率が低下する。

===逆ガンマ補正特性===

前記のように、カウンタ41の8ビット計数値 B はオール“0”からオール“1”まで一定周期 T_s で繰り返し変化するが、その値 B の増加率は一定ではなく、周期 T_s の前の方では大きな増加率で変化し、周期 T_s の後の方になるにつれて増加率がにぶる。この8ビット計数値 B とレジスタ31にラッチされた8ビット階調データ A との大小比較により駆動パルスのパルス幅 T_w が決まるので、階調データの2進数値 A とパルス幅 T_w の関係は直線的な比例特性ではなくなる。

$A \geq B$ のときに駆動パルスがオンになるので、階調データの2進数値 A に対する駆動パルス幅 T_w の変化特性は、図6に示すように、階調データの2進数値 A の小さい領域でパルス幅 T_w の変化率が小さく、値 A が大きくなるにつれてパルス幅 T_w の変化率も大きくなる。この非直線性がCRT受像機のガンマに近似した特性であり、NTSC映像信号にあらかじめ施されているガンマ補正特性をキャンセルするための逆ガンマ補正特性である。

===高速パルス列発生源の所在===

以上の説明から明らかなように、波形メモリ40から出力される高速パルス列はスクリーンモジュールの全部の画素ランプ駆動回路に共通の信号となる。図3に示したデータ送出モジュール1に波形メモリ40・アドレスカウンタ43・クロック発生器42が実装されており、データ送出モジュール1とスクリーンモジュールを結合しているデータ伝送ラインを通じて前記高速パルス列を

各画素ランプ駆動回路に供給するように構成している。

図1の実施例では、高速パルス列は各色に共通の1系統の信号であり、この高速パルス列をカウントする256進カウンタ41から出力される8ビット計数値を赤色・緑色・青色の階調制御用の3つのデジタルコンパレータ51・52・53に共通に与える構成になっている。したがって、データ送出モジュール1からスクリーンモジュールに供給するのはたった1系統の高速パルス列であり、これを伝送するためにたった1つのデータ伝送ラインが割り当てられていればよく、信号送受信回路の構成およびデータ伝送ラインの構成がきわめて簡単であり、安価に実施できる。

なお、後述するように赤色・緑色・青色ごとに特性の異なる高速パルス列を生成し、これら3系統の高速パルス列をデータ送出モジュール1からスクリーンモジュールに並列伝送する実施形態もある。この方式の方が3原色ごとに最適な非線形パルス幅変調を行えるので、より優れた画像品質を実現できる。この場合であっても、赤色制御用の高速パルス列と緑色制御用の高速パルス列と青色制御用の高速パルス列を並列伝送する3つのデータ伝送ラインが割り当てればよく、やはり構成は簡単であり安価に実施できる。

=== IC化された画素ランプ駆動回路 ===

前記の画素ランプ駆動回路（階調制御回路）はごく一般的なIC化された製品を用いている。IC化された典型的な駆動回路は、図1を参照しながら説明すると、たとえば16画素分のデータ転送用シフトレジスタ30と、16画素分の16個のレジスタ31, 32, 33, …と、16画素分の16個のコンパレータ51, 52, 53, …と、16画素分の16個の定電流ドライバ21, 22, 23, …と、1つのカウンタ41とを集積した回路である。この例の1個の駆動回路をスクリーンモジュール上で近接した16画素の1つの色の駆動用として実装するのが好ましい回路構成である。16個の画素に3つの前記ICを対応させ、3つの前記ICを赤色用と緑色用と青色用に使い分ける。この場合、前記ICの所定の入力端子に前記高速パルス列を入力すると、前記IC内の1個のカウンタ41によって高速パルス列がカウントされ、その計数値が前記IC内の16個のデジタルコンパレータに入力される。

=== 波形メモリ40のデータ書き換え ===

この発明の大きな特徴は、波形メモリ40に格納した高速パルス列の2値波形パターンパルスの間隔特性により、階調データAと駆動パルス幅Twの関数特性を自由に可変設定できることである。したがって、この発明は、NTSC映像信号にあらかじめ施されている特定のガンマ補正特性をキャンセルすることによりのみ有効なわけではなく、さまざまに応用のきく技術思想である。

たとえば、データ送出モジュール1に波形メモリ40を設け、装置内のコン

ヒュータによりメモリ40の内容を自由に書き換えられるように構成しておく。そして、表示しようとする画像データの階調表現特性に合わせて、波形メモリ40のデータを書き換えることで、画像ごとに適切な階調制御を行って高品質な表示を実現できる。また、屋外設置のLEDディスプレイ装置の場合、昼間と夜間、あるいは季節や天候による周辺の光線状態の変化に合わせて、波形メモリ40のデータを書き換えることで、状況に応じた適切な階調制御を行って高品質な表示を実現できる。これらの場合、波形メモリ40に書き込むべき異なる特性のデータをいくつも用意しておき、それらのデータを選択的に活用することになる。

さらに、使用するLEDの駆動電流と光出力の特性を詳しく分析し、その特性にぴったりと合わせた補正特性を波形メモリ40のデータにより正確に実現できる。ここで赤色LED・緑色LED・青色LEDで発光特性が異なることも考えられるが、その場合は、各色の制御系ごとに別々の波形メモリ40およびカウンタ41を設け、それぞれ増加特性の異なる計数値Bを発生して各色ごとのデジタルコンパレータに供給することになる。

===高速パルス列の演算出力===

以上の実施例では波形メモリ40に記録されたデジタルデータを所定の速度で直列出力することで、設定された変化特性に従って時間とともにパルス間隔が変化する(2のn乗)個の高速パルス列を一定周期Tsで繰り返し発生させていた。これを、つぎのような回路手段で置き換えることも可能である。

高速パルス列の時間とともに変化するパルス間隔の特性を規定するために、あるパルスPiを出力してからつぎのパルスPi+1を出力するまでの時間をiの関数として表現した演算式を作成する。その演算式に基づいて(2のn乗)個の高速パルス列を一定周期Tsで繰り返し発生させる処理をコンピュータプログラムにより具象化する。たとえば、1番目のパルス出力してから演算により求めた1-2間のパルス間隔値をタイマにセットしてダウンカウントし、その値がゼロになったら2番目のパルス出力し、演算により求めた2-3間のパルス間隔値をタイマにセットしてダウンカウントし、その値がゼロになったら3番目のパルス出力する。このような動作をプログラム処理で繰り返し実行すればよい。この方式を採用する場合、前述した波形メモリ方式の場合と同様に、前記演算式を変更することでさまざまな特性に簡単に設定変更できる。もちろん、この演算出力処理を専用回路により行うこともできる。

===第3の発明の実施例===

図7と図8に第3発明の実施形態の要点を示している。前記の実施例と同様にスクリーンモジュールには合計61440個の画素ランプが整然と配列されている。1個の画素ランプ10は、6個の赤色LED11と、3個の緑色LED

D12と、3個の青色LED13とを密集・混在させた集合ランプである。1個の画素ランプを駆動する画素データはRGB各8ビットの合計24ビットのデータからなり、1677万7216色のフルカラー表現が可能である。1画面分の画像データは(61440×24)ビットのデータである。

図7に示すように、1個の画素ランプ10における6個の赤色LED11と3個の緑色LED12と3個の青色LED13は各色ごとに直列接続されている。各色のLED直列回路のカソード側は定電流ドライバ21のオープンコレクタ出力に共通接続されている。各色のLED直列回路のアノード側はRGBセレクト回路70の赤色スイッチ71・緑色スイッチ72・青色スイッチ73を介して電源Vccに接続されている。定電流ドライバ20およびRGBセレクト回路70は、データ送出モジュール1(図3参照)から与えられる信号に従って以下のように動作し、画素ランプ10を発光駆動する。

図8はデータ送出モジュール1からスクリーンモジュールの画素ランプ駆動回路とRGBセレクト回路70に与えられる信号のタイミング関係を示している。

RGBセレクト回路70に対しては、赤色スイッチ71をオンにする赤色セレクト信号と、緑色スイッチ72をオンにする緑色セレクト信号と、青色スイッチ73をオンにする青色セレクト信号とが与えられる。これらのセレクト信号は、スクリーンモジュールにおいて、前記データ転送クロックやラッチ信号から作成する。図8に明示しているように、赤色スイッチ31と緑色スイッチ32と青色スイッチ33は、一定時間ずつ択一的に順番に繰り返しオンとなる。

8ビットレジスタには、前記RGBセレクト信号の切り替えに同期したラッチ信号が与えられるとともに、データ転送用シフトレジスタ30を介して画像データとが与えられる。赤色セレクト信号がオンになる直前に、8ビットの赤色データが転送されてきてラッチ回路31にラッチされる。ラッチ回路31から出力される8ビット赤色データはデジタルコンパレータ51に入力される。コンパレータ51の他方の入力には256進カウンタ41からの8ビット計数値が印加される。このときデータ送出モジュール1からカウンタ41に入力されている高速パルス列は赤色階調制御用の非線形特性をもったパルス列である。コンパレータ51の比較出力が駆動パルスであり、定電流ドライバ21に入力され、赤色LED11が駆動パルスに応答して点灯される。

つぎに緑色セレクト信号がオンになる直前に、8ビットの緑色データが転送されてきてラッチ回路31にラッチされる。このときデータ送出モジュール1からカウンタ41に入力されている高速パルス列は緑色階調制御用の非線形特性をもったパルス列である。コンパレータ51の比較出力が駆動パルスであり、定電流ドライバ21に入力され、緑色LED12が駆動パルスに応答して点灯

される。

つぎに青色セレクト信号がオンになる直前に、8ビットの青色データが転送されてきてラッチ回路31にラッチされる。このときデータ送出モジュール1からカウンタ41に入力されている高速パルス列は青色階調制御用の非線形特性をもったパルス列である。コンパレータ51の比較出力が駆動パルスであり、定電流ドライバ21に入力され、青色LED13が駆動パルスに応答して点灯される。

以上の動作を高速で繰り返す。たとえば赤色スイッチ71と緑色スイッチ72と青色スイッチ73が順番にオンする動作を一巡する周期を1/60秒に設定する。つまり1つのスイッチがオンしている時間は1/180秒となる。

赤色LEDと緑色LEDと青色LEDとを密集させた1個の画素ランプにおいて、赤色駆動期間と緑色駆動期間と青色駆動期間とを高速で時分割する本発明の方式でも、加法混色が良好に引き出され、色度に対する時空間特性の面で十分に高品質な画像表示を実現できる。なお、スクリーンの全画面にわたって赤色LEDと緑色LEDと青色LEDとが均等に分散配置された画素構成で本発明は前記と同様に効果的である。

輝度に対する時空間特性について、この実施例による1/3ダイナミック駆動方式と、単純なライン選択による従来の1/3ダイナミック駆動方式とを比較してみよう。本発明の方式においては、表示画面を構成しているすべての画素ランプが同時に発光している。従来の方式では、同時に発光しているのは全体のうちの1/3の画素ランプである。そのため、フリッカ感や解像度の面で本発明の方が有利であり優れている。回路構成的には、同じ1/3ダイナミック駆動方式であれば、この実施例の方式も従来の方式も基本的には優劣はないと言える。ほとんど同程度の回路構成的な負担で、本発明によれば従来より高品質の画像表示を実現できる。

回路構成的な面について、この発明による1/3ダイナミック駆動方式と、単純なライン選択による従来の1/3ダイナミック駆動方式とを比較してみよう。両方式の装置において、画面全体を高輝度な白色に表示する場合を想定する。この発明の方式では、1ラインを形成しているたとえば128個の画素ランプの赤色LED・緑色LED・青色LEDが一齐に点灯する期間は存在せず、瞬間的には赤・緑・青のどれか1色のLEDが点灯しているだけである。これに対して従来の方式では、3ライン中の1ラインが順番に点灯するのであるが、点灯する1ラインを形成している128個の画素ランプの赤色LED・緑色LED・青色LEDがすべて一齐に点灯する。

両方式の駆動電力の合計値はもちろん同じであるが、1ラインに供給する駆動電流の瞬時値について見ると、この発明の方式では従来方式に比べて1/3

の電流となる。このことは、各ラインの電源装置および電源供給系統の構成が本発明の方が小容量で簡素なもので済むことを意味している。これは小型のLED多色ディスプレイ装置ではそれほど重要な要件ではないが、超大型画面の屋外用の高輝度なLED多色ディスプレイ装置を構成するときにはきわめて現実的で重要な技術要件となる。この面で本発明が優れている。

また図7と図8に示した実施例では、1系統の高速パルス列のデータ伝送ラインを使って赤色階調制御用の高速パルス列と緑色階調制御用の高速パルス列と青色階調制御用の高速パルス列とを時分割転送しているので、きわめて高性能な階調制御をきわめて簡単な構成で実現できる。

請求の範囲

1. つぎの事項 (11) ~ (17) により特定されるフルカラーLEDディスプレイシステム。

(11) 多数の第1色LED・第2色LED・第3色LEDが整然と配列されたスクリーンに多色画像を表示するためのスクリーンモジュールと、このスクリーンモジュールに表示しようとする画像データと制御信号を与えるデータ送出モジュールとからなる。

(12) 前記スクリーンモジュールと前記データ送出モジュールとがデータ伝送手段により結合されている。

(13) 前記画像データはスクリーン上の各画素の各色ごとの階調データの集合であり、前記スクリーンモジュールにはスクリーン上の各画素ごとに前記各LEDをパルス点灯させるための第1色階調制御回路・第2色階調制御回路・第3色階調制御回路が実装されている。

(14) 各色の前記階調制御回路は、前記データ送出モジュールから与えられる高速パルス列をカウントする(2のn乗)進カウンタと、前記データ送出モジュールから与えられる階調データをラッチするレジスタと、前記(2のn乗)進カウンタからのnビット計数値と前記レジスタにラッチされた前記階調データとを大小比較するデジタルコンパレータと、このデジタルコンパレータの2値出力により前記LEDへの通電をオンオフする定電流ドライバとを含んでいる。

(15) 前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データを一時記憶するためのフレームメモリと、このフレームメモリから前記画像データを読み出して所定の画素順に所定のデータ転送クロックとともに前記データ伝送手段に出力する画像データ転送制御手段と、前記第1色階調制御回路・第2色階調制御回路・第3色階調制御回路のそれぞれに与えるべき高速パルス列を発生する第1色高速パルス列発生手段・第2色高速パルス列発生手段・第3色高速パルス列発生手段と、これら第1色・第2色・第3色用の各高速パルス列を前記データ伝送手段に出力する高速パルス列出力手段とを含んでいる。

(16) 前記データ伝送手段および前記スクリーンモジュールは、前記データ送出モジュールから出力された各画素の各色ごとの階調データをそれぞれ該当する画素の該当する色用の前記階調制御回路における前記レジスタにラッチするデータ転送制御系と、前記データ送出モジュールから出力された前記第1色高速パルス列・第2色高速パルス列・第3色高速パルス列を該当する色の前記階調制御回路における前記(2のn乗)進カウンタの計数入力として印加する信

号伝送系とを含んでいる。

(17) 各色の前記高速パルス列発生手段は、設定された変化特性に従って時間とともにパルス間隔が変化する(2の n 乗)以下のこれに近い個数の高速パルス列を一定周期で繰り返し発生させる。

2. 特許請求の範囲第1項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは第1色・第2色・第3色の処理系に共用される1系統の高速パルス列発生手段を備えているとともに、前記データ伝送手段および前記スクリーンモジュールは前記データ送出モジュールから出力された1系統の前記高速パルス列を各色の前記階調制御回路における前記(2の n 乗)進カウンタの計数入力として印加する信号伝送系を備えたことを特徴とする。

3. つぎの事項(21)～(28)により特定されるフルカラーLEDディスプレイシステム。

(21) 多数の第1色LED・第2色LED・第3色LEDが整然と配列されたスクリーンに多色画像を表示するためのスクリーンモジュールと、このスクリーンモジュールに表示しようとする画像データと制御信号を与えるデータ送出モジュールとからなる。

(22) 前記スクリーンモジュールと前記データ送出モジュールとがデータ伝送手段により結合されている。

(23) 前記スクリーン上の近接した第1色LED・第2色LED・第3色LEDにより1つの画素が形成され、前記スクリーンモジュールにおいては同一画素を形成している第1色LED・第2色LED・第3色LEDをパルス点灯させるための1つの階調制御回路と、同一画素を形成している第1色LED・第2色LED・第3色LEDを選択する色セレクト回路とが実装されている。

(24) 前記画像データはスクリーン上の各画素の各色ごとの階調データの集合であり、その画像データに従って前記LEDを発光駆動する1周期は、第1色LEDを第1色階調データに従って発光駆動する第1色駆動期間と、第2色LEDを第2色階調データに従って発光駆動する第2色駆動期間と、第3色LEDを第3色階調データに従って発光駆動する第3色駆動期間とに3分割される。第1色駆動期間と第2色駆動期間と第3色駆動期間の分割時間間隔は、人間の視覚が3色別に時間をずらして発光していることを認識できない程度に短時間に設定されている。

(25) 前記階調制御回路は、前記データ送出モジュールから与えられる高速パルス列をカウントする(2の n 乗)進カウンタと、前記データ送出モジュール

から与えられる階調データをラッチするレジスタと、前記(2のn乗)進カウンタからのnビット計数値と前記レジスタにラッチされた前記階調データとを大小比較するデジタルコンパレータと、このデジタルコンパレータの2値出力により前記LEDへの通電をオンオフする定電流ドライバとを含んでいる。この定電流ドライバに対して同一画素の第1色LED・第2色LED・第3色LEDが前記色セレクト回路を介して並列接続されている。

(26) 前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データを一時記憶するためのフレームメモリと、このフレームメモリから前記画像データを読み出して所定の順番で所定のデータ転送クロックとともに前記データ伝送手段に出力する画像データ転送制御手段と、前記階調制御回路に与えるべき高速パルス列を発生する高速パルス列発生手段と、前記高速パルス列とを前記データ伝送手段に出力する手段とを含んでいる。

(27) 前記高速パルス列発生手段は、前記第1色駆動期間・前記第2色駆動期間・第3色駆動期間のそれぞれにおいて、色別に設定された変化特性に従って時間とともにパルス間隔が変化する(2のn乗)以下のこれに近い個数の高速パルス列を一定周期で順番に発生し、それを繰り返す。

(28) 前記データ送出モジュールは前記データ伝送手段を介して前記スクリーンモジュールに所要のデータを与えることで、前記フレームメモリの画像データ中から各画素の第1色階調データを抽出して各画素の階調制御回路に分配して各画素の第1色LEDを一斉に所定時間だけ駆動する第1色駆動プロセスと、前記フレームメモリの画像データ中から各画素の第2色階調データを抽出して各画素の階調制御回路に分配して各画素の第2色LEDを一斉に所定時間だけ駆動する第2色駆動プロセスと、前記フレームメモリの画像データ中から各画素の第3色階調データを抽出して各画素の階調制御回路に分配して各画素の第3色LEDを一斉に所定時間だけ駆動する第3色駆動プロセスとを実行する。

4. 特許請求の範囲第1項、第2項、第3項のいずれかに記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールにおける前記高速パルス列発生手段は、前記高速パルス列を静的な2値波形パターンとして表現したデジタルデータを格納した波形メモリと、この波形メモリを所定の速度と順番でリードアクセスして前記2値波形パターンのデジタルデータを直列出力することで、設定された変化特性に従って時間とともにパルス間隔が変化する(2のn乗)以下のこれに近い個数の高速パルス列を一定周期で繰り返し発生させるメモリデータ読み出し手段とからなることを特徴とする。

5. 特許請求の範囲第4項に記載のフルカラーLEDディスプレイシステムで

あって、前記データ送出モジュールは、前記波形メモリのデータを書き換えることで前記高速パルス列の変化特性を変更する特性変更手段を備えたことを特徴とする。

6. 特許請求の範囲第1項、第2項、第3項のいずれかに記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールにおける前記高速パルス列発生手段は、あるパルス P_i を出力してからつぎのパルス P_{i+1} を出力するまでの時間が i の関数として表現されたプログラムに基づいて、その関数演算を高速実行することで前記高速パルス列を一定周期で繰り返し発生させる関数演算手段からなることを特徴とする。

7. 特許請求の範囲第6項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、前記関数演算手段にプログラムされた前記関数を変更することで前記高速パルス列の変化特性を変更する特性変更手段を備えたことを特徴とする。

8. 特許請求の範囲第5項または第7項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、前記高速パルス列の変化特性を規定する複数の特性情報がプリセットされており、前記特性変更手段はそれらプリセットされた特性情報を選択的に採用することを特性切替手段を含んでいることを特徴とする。

9. 特許請求の範囲第5項または第7項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データの階調表現特性を適宜なアルゴリズムで分析する手段と、その分析結果に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

10. 特許請求の範囲第5項または第7項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、前記スクリーンモジュールに表示しようとする画像データに付帯している所定の制御情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。


11. 特許請求の範囲第5項または第7項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、前記スクリーンモジュール

ルが晒されている光線状態に関連した情報を取得し、その情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。


12. 特許請求の範囲第5項または第7項に記載のフルカラーLEDディスプレイシステムであって、前記データ送出モジュールは、季節や時間や天候などに関連した情報を取得し、その情報に基づいて前記特性変更手段により前記高速パルス列の変化特性を適宜に変更する手段とを備えたことを特徴とする。

13. 特許請求の範囲第1項、第2項、第3項のいずれかに記載のフルカラーLEDディスプレイシステムであって、前記スクリーン上で近接配置された複数の画素の同一色の前記LEDグループについて、それら各LEDの前記階調制御回路のグループが1つの集積回路に集約されており、かつ、この階調制御回路グループ内においては1つの前記(2のn乗)進カウンタが各階調制御回路に共用されていることを特徴とする。


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】



【図 7】



【図 8】



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/01832

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁷ G09G3/32

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ G09G3/32

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1926-1996	Toroku Jitsuyo Shinan Koho	1994-2000
Kokai Jitsuyo Shinan Koho	1971-2000	Jitsuyo Shinan Toroku Koho	1996-2000

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP, 7-306659, A (Nichia Chemical Industries Ltd.), 21 November, 1995 (21.11.95), Claim 2; Column 7, lines 38 to 41 Column 8, lines 10 to 21; Figs. 4, 6 to 8 (Family: none)	1-2,13 3-5,8-9,11-12
X Y	JP, 7-311560, A (Nichia Chemical Industries Ltd.), 28 November, 1995 (28.11.95), Figs. 5 to 8, 10, 12 (Family: none)	1-2,13 3-5,8-9,11-12
Y	JP, 4-241384, A (Seiwa Denki K.K.), 28 August, 1992 (28.08.92), the whole specification; Figs. 1 to 3 (Family: none)	3
Y	JP, 62-43689, A (TAKIRON CO., LTD.), 25 February, 1987 (25.02.87), page 4, lines 13 to 20 (Family: none)	3
Y	JP, 5-249920, A (NEC Corporation), 28 September, 1993 (28.09.93), the whole specification (Family: none)	4-5
Y	JP, 1-209493, A (Deikushi K.K.),	5,8,11

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:	"I" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search
14 June, 2000 (14.06.00)Date of mailing of the international search report
27 June, 2000 (27.06.00)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP00/01832

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
	23 August, 1989 (23.08.89), page 1, lower left column, line 18; page 5, upper left column, line 7 to lower left column, line 3; page 5, lower right column, line 17 to page 6, upper left column, line 20; Figs. 4, 5, 7 (Family: none)	
Y	JP, 8-185139, A (Nichia Chemical Industries Ltd.), 16 July, 1996 (16.07.96), Claim 3; Column 10, line 50 to Column 11, line 5 (Family: none)	9,11-12
A	JP, 59-158617, A (Canon Inc.), 08 September, 1984 (08.09.84), the whole specification (Family: none)	6-7

国際調査報告

国際出願番号 PCT/JP00/01832

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl.⁷ G09G3/32

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl.⁷ G09G3/32

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1926-1996年

日本国公開実用新案公報 1971-2000年

日本国登録実用新案公報 1994-2000年

日本国実用新案登録公報 1996-2000年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	J P, 7-306659, A (日亜化学工業株式会社) 21. 11月. 1995 (21. 11. 95) 請求項2、第7欄第38行目~第41行目 第8欄第10行目~第21行目、図4、図6~図8 (ファミリーなし)	1-2, 13 3-5, 8-9, 11-12
X Y	J P, 7-311560, A (日亜化学工業株式会社) 28. 11月. 1995 (28. 11. 95) 図5~図8、図10、図12 (ファミリーなし)	1-2, 13 3-5, 8-9, 11-12

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの

「E」国際出願日前の出願または特許であるが、国際出願日後に公表されたもの

「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」口頭による開示、使用、展示等に言及する文献

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」同一パテントファミリー文献

国際調査を完了した日

14. 06. 00

国際調査報告の発送日

27.06.00

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

小川 浩史

電話番号 03-3581-1101 内線 3226

2G

9114

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	J P, 4-241384, A (星和電機株式会社) 28. 8月. 1992 (28. 08. 92) 明細書全体、図1～図3 (ファミリーなし)	3
Y	J P, 62-43689, A (タキロン株式会社) 25. 2月. 1987 (25. 02. 87) 第4頁第13行目～第20行目 (ファミリーなし)	3
Y	J P, 5-249920, A (日本電気株式会社) 28. 9月. 1993 (28. 09. 93) 明細書全体 (ファミリーなし)	4-5
Y	J P, 1-209493, A (デイクシー株式会社) 23. 8月. 1989 (23. 08. 89) 第1頁左下欄第18行目、第5頁左上欄第7行目～左下欄第3行 目、第5頁右下欄第17行目～第6頁左上欄第20行目、第4図、 第5図、第7図 (ファミリーなし)	5, 8, 11
Y	J P, 8-185139, A (日亜化学工業株式会社) 16. 7月. 1996 (16. 07. 96) 請求項3、第10欄第50行目～第11欄第5行目 (ファミリーなし)	9, 11-12
A	J P, 59-158617, A (キヤノン株式会社) 8. 9月. 1984 (08. 09. 84) 明細書全体 (ファミリーなし)	6-7